

BEST AVAILABLE COPY**POWER SAVING FOR SIGNAL PROCESSOR**

Publication number: JP8095562

Publication date: 1996-04-12

Inventor: WACHI MASATADA; NAKADA TAKUYA; ICHIKI TETSUJI

Applicant: YAMAHA CORP

Classification:

- international: G06F1/32; G10H1/00; G10H1/18; G06F1/32;
G10H1/00; G10H1/18; (IPC1-7): G10H1/00; G06F1/32;
G10H1/18

- european:


Application number: JP19940226721 19940921

Priority number(s): JP19940226721 19940921

Report a data error here

Abstract of JP8095562

PURPOSE: To save power by switching a signal processing means to a state of regular power consumption performing prescribed signal processing and supplying an output signal and the state of low power consumption according to an input signal by instruction of a mode instruction means. **CONSTITUTION:** A sound source 1 forms a musical sound signal based on a musical sound parameter supplied from a CPU 7, and a digital signal processor (DSP) 2 operates using a DRAM 3, and e.g. it gives an effect according to an effect parameter supplied from the CPU 7 to the musical sound, and it pronounces by a sound system 4 (the state of regular power consumption). Further, a power saving switch 6a is provided on a panel 6, and on/off of a power saving mode is instructed manually. Then, when the power saving switch is turned on, by depressing a sequencer program mode switch, the device enters a sequencer program mode, and the CPU 7 supplies a stand-by signal to the DSP 2, and the DSP 2 makes the DRAM 3 a stand-by mode, and it reduces power consumption.



特開平8-95562

(43) 公開日 平成8年(1996)4月12日

(51) Int. Cl. ⁶	識別記号
G10H 1/00	Z
G06F 1/32	
G10H 1/18	Z

FI

G06F 1/00 332 Z

審査請求 未請求 請求項の数6 O.L (全9頁)

(21) 出願番号 特願平6-226721

(22) 出願日 平成6年(1994)9月21日

(71) 出願人 000004075

ヤマハ株式会社

静岡県浜松市中沢町10番1号

(72) 発明者 和智 正忠

静岡県浜松市中沢町10番1号 ヤマハ株式会社内

(72) 発明者 中田 卓也

静岡県浜松市中沢町10番1号 ヤマハ株式会社内

(72) 発明者 市来 哲二

静岡県浜松市中沢町10番1号 ヤマハ株式会社内

(74) 代理人 弁理士 高橋 敬四郎 (外 1 名)


(54) 【発明の名称】 信号処理装置の省電力化

(57) 【要約】

【目的】 電子楽器等の信号処理装置の省電力化を実現することを目的とする。

【構成】 中央演算処理手段と、通常消費電力の状態と低消費電力の状態に切り換え制御可能であり、通常消費電力状態では入力信号に応じて所定の信号処理を行い、出力信号を供給する信号処理手段と、信号処理手段が信号処理を行うモードと信号処理を行わないモードのいずれかを指示する指示信号を出力するモード指示手段と、モード指示手段からの指示信号により信号処理を行わないモードが指示されたときは、中央演算装置は稼動状態に保ち、信号処理手段は低消費電力の状態に制御する省電力化制御手段と、信号処理手段から供給される出力信号を出力するための出力端子とを有する。

实施例



【特許請求の範囲】

【請求項 1】 中央演算処理手段と、

通常消費電力の状態と低消費電力の状態に切り換え制御可能であり、通常消費電力状態では入力信号に応じて所定の信号処理を行い、出力信号を供給する信号処理手段と、

前記信号処理手段が信号処理を行うモードと信号処理を行わないモードのいずれかを指示する指示信号を出力するモード指示手段と、

前記モード指示手段からの指示信号により信号処理を行わないモードが指示されたときは、前記中央演算装置は稼動状態に保ち、前記信号処理手段は低消費電力の状態に制御する省電力化制御手段と、

前記信号処理手段から供給される出力信号を出力するための出力端子とを有する信号処理装置。

【請求項 2】 前記信号処理手段は信号処理を行う演算手段と演算手段の信号処理に用いられるデータを記憶する記憶手段とを含む請求項 1 記載の信号処理装置。

【請求項 3】 さらに、前記信号処理手段の入力または出力の信号を検出する検出手段を有し、

前記モード指示手段は、前記検出手段により検出される信号のレベルに応じて前記信号処理手段のモードを指示する請求項 1 記載の信号処理装置。

【請求項 4】 さらに、前記モード指示手段が信号処理を行わないモードを指示したときには、前記出力信号を前記出力端子の手前で 0 に抑制するためのミュート手段を有する請求項 1 または 3 記載の信号処理装置。

【請求項 5】 前記信号処理手段が DSP と DSP 用の DRAM である請求項 1 または 3 記載の信号処理装置。

【請求項 6】 通常消費電力の状態と低消費電力の状態に切り換え制御可能であり、通常消費電力状態で楽音信号を生成するために必要な処理を行う楽音信号生成手段と、

前記楽音信号生成手段が信号処理を行うモードと信号処理を行わないモードのいずれかを指示する指示信号を出力するモード指示手段と、

前記モード指示手段の指示信号に応じて、信号処理を行わないモードでは前記楽音信号生成手段を低消費電力の状態にし、信号処理を行うモードでは通常消費電力の状態に戻して楽音信号生成手段を初期設定するための制御をする省電力化制御手段とを有する音発生装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、信号処理装置の省電力化に関する。

【0002】

【従来の技術】 以下、信号処理装置として電子楽器を例にとって説明する。近年の電子楽器は、種々の効果付与等の多様な機能を有する。それらの機能は DSP（デジタルシグナルプロセッサ）を利用して処理されているこ

とが多い。DSP は、通常大容量のメモリを必要とするため、SRAM よりもコストの低い DRAM が用いられることが多い。

【0003】 一方、電子楽器の小型化が進み、電池駆動による携帯型電子楽器が製品化されている。電池は限られた容量しか持たないので、電池駆動式電子楽器は、1 回の電池交換または充電によって動作できる時間に限界がある。全体の消費電力が小さいほど動作時間を長くすることができる。

【0004】 電子楽器内の DSP は、楽音信号に効果を付与する処理等を行う際にのみ用いられ、これらの信号処理以外の処理や演奏情報（例えば、MIDI データ）を電子楽器内のパネル等を用いて入力する際等には用いられない。そのときには、DSP 用の DRAM も使用されない。

【0005】 しかし、DRAM は、データ保持のために常にリフレッシュを行う必要がある。この DRAM の消費電力が大きいため、DSP を用いた電子楽器の消費電力は大きくなってしまふ。

【0006】

【発明が解決しようとする課題】 電子楽器内に設けられた DSP は、常に演算処理を行っているわけではない。例えば、無発音状態の時や演奏情報を操作者が打ち込んでいる時には、DSP は演算処理を行っていない。このように、DSP が処理を行っていない時間は、電子楽器のパワーオン期間の内かなりの部分を占めると言える。しかし、そのようなときでも、DSP の演算処理用に設けられている DRAM は、リフレッシュを繰り返し、データを保持しようとするため、消費電力は大きい。

【0007】 本発明の目的は、電子楽器等の信号処理装置の省電力化を実現することである。

【0008】

【課題を解決するための手段】 本発明の信号処理装置は、中央演算処理手段と、通常消費電力の状態と低消費電力の状態に切り換え制御可能であり、通常消費電力状態では入力信号に応じて所定の信号処理を行い、出力信号を供給する信号処理手段と、信号処理手段が信号処理を行うモードと信号処理を行わないモードのいずれかを指示する指示信号を出力するモード指示手段と、モード指示手段からの指示信号により信号処理を行わないモードが指示されたときは、中央演算装置は稼動状態に保ち、信号処理手段は低消費電力の状態に制御する省電力化制御手段と、信号処理手段から供給される出力信号を出力するための出力端子とを有する。

【0009】

【作用】 信号処理手段は、通常消費電力の状態と低消費電力の状態を有し、モード指示手段の指示に応じて信号処理手段を通常消費電力の状態と低消費電力の状態との間を切り換えることができる。

【0010】

【実施例】図2は、本発明の実施例による電子楽器全体の構成を示す。鍵盤5は、演奏を行うための複数の鍵を有し、押鍵や離鍵等の操作を行うことにより、発音指示情報、音高情報、タッチ情報等を出力する。パネル6は、パネルスイッチとパネル表示器を有する。パネルスイッチは、音量調整、音色選択、種々の効果付与、変調等を指示するためのスイッチであり、パネル表示器はパネルスイッチの状態等を表示するための表示器である。

【0011】ROM9は、演算プログラムを記憶している。CPU7は、この演算プログラムに従って、RAM8に備えられたレジスタやバッファメモリ等のワーキングメモリを用いて各種演算処理を行う。

【0012】CPU7は、CPUバス11を介して、音源1、DSP2、パネル6、RAM8、ROM9、MIDIインターフェース10の制御を行う。CPU7は、鍵盤5やパネル6の操作に応じて、楽音パラメータおよび効果パラメータ等を生成する。楽音パラメータは、音源1に供給され、効果パラメータ等はDSP2に供給される。楽音パラメータは、イベント種類、キーコード、キータッチ等を含み、効果パラメータは残響、エコー等の効果を付与するための定数、係数等のパラメータを含む。

【0013】音源1は、CPU7から供給された楽音パラメータに基づき、発音するために必要な楽音信号を形成する。DSP2は、音源1にて形成された楽音信号に対して、例えばCPU7から供給される効果パラメータ等に応じた効果を付与する。その際、DSP2は、DRAM3を用いて演算を行う。DSP2において効果を付与された楽音信号は、サウンドシステム4にて発音される。

【0014】MIDIインターフェース10は、外部のMIDI機器から楽音パラメータまたは効果パラメータを受け付けるためのインターフェースである。MIDIインターフェース10を介した楽音パラメータ等は、音源1等に供給される。

【0015】この電子楽器は、シーケンサ機能をも有する。操作者は、パネル6上のシーケンサプログラムモードスイッチを押した後に、パネル6または鍵盤5を用いて演奏データを入力したり編集したりすることができる。シーケンサプログラムモードスイッチを押すことにより、シーケンサプログラムモードに入るので、CPU7はスタンバイ信号を生成し、DSP2に供給する。DSP2は、スタンバイ信号を受けると、DRAMをスタンバイモードにして、消費電力を低下させる。シーケンサプログラムモードでは、発音のための処理が行われることがないので、DSP2が動作しなくても支障はない。

【0016】シーケンサプログラムモードにて編集された演奏データは、パネル6上のプレイモードスイッチを押すことにより、サウンドシステム4から発音させるこ

とができる。発音処理が開始されると、DSP2が必要になるので、スタンバイ信号は解除され、DRAMは通常の消費電力の状態に戻る。

【0017】また、パネル6には、省電力スイッチ6aが設けられており、手動で省電力モードのオン/オフを指示することができる。図1は、スタンバイ信号が供給されるDSP2とDRAM3の詳細な構成を示す。DSP2とDRAM3には、電源部15から電力が供給される。電源15には、電池等を用いることもできる。

【0018】図2に示すCPU7は、CPUバス11を介して、DSP2内のマイクロプログラムレジスタ21、係数レジスタ23、アドレスレジスタ27に各データを供給する。また図2に示す音源1は、楽音信号をDSP2内のデータレジスタ22に供給する。

【0019】アドレスレジスタ27は、信号処理を行うために必要なDRAM3内のアドレスを格納する。アドレス発生部28は、アドレスレジスタ27に格納されているアドレスを基にDRAM3内のアドレスを生成する。例えば、アドレスレジスタ27に供給されるアドレスは論理アドレスであり、アドレス発生部28が発生するアドレスは絶対アドレスである。

【0020】DRAMインターフェース29は、DRAM3にアドレス発生部28にて生成されたアドレスをRAS（ローアドレスストロープ）とCAS（カラムアドレスストロープ）と共に供給する。DRAM3は、RASの立ち下がりでローアドレスをラッチし、CASの立ち下がりでカラムアドレスをラッチして、ローアドレスとカラムアドレスを指定する。

【0021】DRAM3は、マイクロプログラムにより指示されるリード/ライト（R/W）信号に応じて、指定されるアドレスにデータを書き込んだり、読み出したりする。例えば、DRAM3は、セレクト26を介して、供給される演算部24の出力データを書き込む。DRAM3から読み出されたデータは、セレクト26、バス25を介して、データレジスタ22または演算部24に供給される。

【0022】データレジスタ22に格納された楽音信号は、演算部24において、係数レジスタ23に格納されている係数等を基に演算処理される。演算されたデータは、バス25に供給され、出力される。出力された楽音信号は、図2に示すサウンドシステム4において発音される。

【0023】CPUバス11からスタンバイ信号がDSP2に供給されると、DRAMインターフェース29はRASとCASをハイレベル（“H”）に固定する。DRAM3は、供給されるRASとCASが同時に“H”の状態にあるときにのみスタンバイモードとなる。スタンバイモードでは、DRAM3内のデータのリフレッシュは行われない。ノーマルモードでは、ローアドレスとカラムアドレスを時分割で指定するために、RASとC

ASが同時に“H”で供給されることはない。消費電力は、ある実在するDRAMを例にとるとノーマルモードでは、例えば約440mW MAXであるのに対して、スタンバイモードでは約5.5mW MAXであるので、かなり省電力化することが可能である。ただし、リフレッシュが行われないため、DRAM3内のデータは破壊される。

【0024】スタンバイモードを解除する際には、まずクリア信号がCPUバス11からDSP2内のアドレス発生部28とセクタ26に供給される。アドレス発生部28は、DRAM3をクリアするために、先頭アドレスから最終アドレスまでのアドレスを順次生成する。セクタ26は、データ“0”をDRAM3に供給し続ける。DRAM3は、ライト(W)信号が供給されることにより、全メモリアドレスに0が書き込まれる。

【0025】スタンバイモードでは、記憶されているデータは不定になるために、スタンバイモードを終了する際には、クリア信号によりDRAMを0に初期化する必要がある。DRAMをクリアするには、例えば特願平6-626に記載された方法によっても実現することができる。DRAM3がクリアされた後は、スタンバイ信号が解除され、RASとCASは“H”固定から解放される。

【0026】次は、以上の処理についてフローチャートを参照しながら順に説明する。図3は、CPUが行うメインルーチンの処理を示すフローチャートである。ステップSA1では、レジスタ類の初期化等の初期設定を行う。ステップSA2では、パネル処理を行う。パネル処理は、パネル上に備えられた省電力スイッチやシーケンサプログラムモードスイッチ等に対応する処理を行う。省電力スイッチがオンのときは、DSP用のDRAMを省電力化するための処理を行う。詳細は、後にフローチャートを参照しながら説明する。

【0027】ステップSA3では、イベント検出処理を行う。イベント検出処理は、鍵盤またはMIDIインターフェースにより生じた発音指示等のイベントに応じて、DRAMをオンオフし省電力化するための処理を行う。詳細は、後に説明する。

【0028】ステップSA4では、音源処理を行う。音源処理は、鍵盤またはパネルの操作状態に応じて、発音に必要な楽音パラメータの生成を行い、音源に供給して楽音信号を発生させる。

【0029】ステップSA5では、スキャン処理を実行する。スキャン処理は、DSPの出力レベルまたは入力レベルに応じて、DRAMを省電力化するための処理を行う。詳細は、後に説明する。

【0030】ステップSA6では、その他の処理を行う。例えば、鍵盤またはパネルの操作状態に応じてDSPに効果パラメータ等を供給したり、MIDIインターフェースの制御等を行う。その後、ステップSA2に戻

り、処理を繰り返す。

【0031】図4は、図3のステップSA2に示すパネル処理の詳細を示すフローチャートである。ステップSB1では、省電力スイッチがオンか否かを調べる。省電力スイッチは、パネル上に設けられており、操作者が手動によりDRAMを省電力化することができる。これは、電池等を電源として用いる場合に有効である。例えば、電池が残り少ないときなど電池を節約したいときに効果的である。

【0032】省電力スイッチがオンであるときには、ステップSB2へ進み、待機化処理を行う。その後、ステップSB3へ進む。待機化処理では、スタンバイ信号をDSPに出力し、DRAMに供給するCASとRASを“H”に固定し、スタンバイモードにすることにより、省電力化する。詳細は、後にフローチャートを参照しながら説明する。

【0033】省電力スイッチがオンでないときには、待機化処理を行わずに、直接ステップSB3へ進む。ステップSB3では、省電力スイッチがオフになったか否かを調べる。省電力スイッチがオフになったのであれば、操作者が省電力モードの解除を指示していることを示すので、ステップSB4へ進み、復帰処理を行う。その後、処理は終了する。復帰処理は、スタンバイ信号を解除することにより、DRAMをノーマルモードに戻す。DRAMをノーマルモードに戻すことにより、発音させるための処理等を行うことが可能になる。

【0034】省電力スイッチがオフでないときには、復帰処理を行わずに処理を終了する。次は、シーケンサプログラムモードスイッチ等がパネルに設けられている場合のパネル処理を示す。

【0035】図5は、シーケンサプログラムモードスイッチとプレイモードスイッチについてのパネル処理の詳細を示すフローチャートである。ステップSC1では、シーケンサプログラムモードスイッチがオンであるか否かを調べる。シーケンサプログラムモードスイッチは、パネル上に設けられており、操作者が演奏データを打ち込んだり、編集するためのモードに移行するためのスイッチである。

【0036】シーケンサプログラムモードスイッチがオンであるときには、プログラムモードであるためにDSPを使用することがないので、ステップSC2へ進み、待機化処理を行う。待機化処理は、DRAMを省電力化する。

【0037】その後、ステップSC3では、エディット画面を表示し、シーケンサプログラムモードに入る。シーケンサプログラムモードでは、演奏データの入力または編集のための処理を行う。その後、ステップSC4へ進む。

【0038】また、ステップSC1においてシーケンサプログラムモードスイッチがオンでないときには、待機

化処理を行わずに、ステップSC4へ進む。ステップSC4では、プレイモードスイッチがオンであるか否かを調べる。プレイモードスイッチは、前述のシーケンサプログラムモードにおいて入力された演奏データの再生を指示するためのスイッチである。

【0039】プレイモードスイッチがオンであるときには、演奏データ再生により発音のための処理等が必要になり、DSPを使用することになるので、ステップSC5へ進み、復帰処理を行う。復帰処理は、DSPを使用可能にするためにDRAMをノーマルモードにする。

【0040】その後、ステップSC6では、プレイモード画面を表示し、プレイモードに入る。プレイモードでは、演奏データの再生に必要な処理または画面表示を行う。その後、ステップSC7へ進む。

【0041】また、ステップSC4においてプレイモードスイッチがオンでないときには、復帰処理を行わずにステップSC7へ進む。ステップSC7では、その他のパネル処理を行う。例えば、音量調整、音色選択または種々の効果付与等のためのスイッチ処理等を行う。その後、処理は終了する。

【0042】図6は、図3のステップSA3に示すイベント検出処理の詳細を示すフローチャートである。ステップSD1では、発音指示イベントがあるか否かを調べる。発音指示イベントがあれば、ステップSD2へ進み、時間計測カウンタをクリアする。時間計測カウンタをクリアし、クロック信号をカウントすることにより、発音指示イベントがあったからの時間を計測することが可能である。時間計測カウンタは、クリアされた後所定時間間隔でカウントが行われる。次に、時間計測を行うためのタイマ割り込み処理を示す。

【0043】図7は、タイマ割り込み処理を示すフローチャートである。以下の割り込み処理は、タイマにより所定時間毎に発生する割り込み信号に応じて行われる。ステップSE1では、時間計測カウンタをインクリメントする。その後、割り込み前の処理に戻る。時間計測カウンタは、所定時間間隔でインクリメントされることになる。

【0044】図6のステップSD2において、時間計測カウンタがクリアされた後、ステップSD3では発音処理が行われる。発音処理は、発生した発音指示イベントに応じて、指示されるキーコードの発音を行うために必要な処理を行う。その後、ステップSD6へ進む。

【0045】ステップSD1において発音指示イベントがないときには、ステップSD4へ進み、時間計測カウンタが所定時間であるか否かを調べる。時間計測カウンタが所定時間であれば、前回発生した発音指示イベントがあったから新たなイベントが発生せずに所定時間が経過したことを示すので、しばらく発音処理は行わないであろうと推測し、ステップSD5へ進む。ステップSD5では、待機化処理により、DRAMを省電力化する。

その後、ステップSD6へ進む。

【0046】ステップSD4において時間計測カウンタが所定時間でなければ、発音指示イベントがあつてから未だ所定時間が経過していないので、待機化処理を行わずにステップSD6へ進む。

【0047】ステップSD6では、MIDIイベントがあるか否かを調べる。ただし、コードFEhとF8hは、ここでのMIDIイベントには含まないものとする。ここで、hは16進表示であることを示す。一般的に、MIDIイベントが発生すれば、何等かの発音処理を行うための指示である場合が多いので、そのときにはDSPを使用する可能性が高い。ただし、MIDIイベントの中でも、コードFEhはダミーメッセージを示し、コードF8hはMIDIクロックを示す。コードFEhとF8hは、DSPの使用とは無関係であるので、ここでいうMIDIイベントではないものとする。

【0048】MIDIイベントがあるときには、DSPを使用する可能性が高いので、ステップSD7へ進み、復帰処理を行う。復帰処理により、DRAMはノーマルモードとなり、DSPを使用することが可能となる。その後、ステップSD8へ進む。

【0049】MIDIイベントがないときには、DSPは使用されないで、復帰処理を行わずにステップSD8へ進む。ステップSD8では、その他のイベント処理を行う。例えば、発音の終了を指示するイベントに応じて消音処理等を行う。その後、処理は終了する。

【0050】次は、図3のステップSA5に示すスキャン処理の説明を行う。スキャン処理は、DSPの出力または入力のレベル検出を行う。図8は、DSPの出力または入力のレベル検出を行う回路構成を示すブロック図である。CPU7は、CPUバス11を介して、DSP2の出力または入力レベルを検出する。

【0051】DSP2は、種々の処理を行う信号処理ブロック41を有する。DSP2に供給される入力信号は、DSP2内の信号処理ブロック41内で種々の処理がなされて出力される。レベル検出器42は、信号処理ブロック41の出力信号のレベルを検出する。出力レベルが一定期間ほぼ0であるときには、DSPが使用されていないと判断して、待機化処理を行う。

【0052】待機化処理は、CPU7が乗算器44の係数を制御して、DSP2の出力をフェードアウトする。そして、乗算器43の係数を制御して、DSPへの入力を0にする。その後、CPU7は、スタンバイ信号をDSP2に供給し、DRAMをスタンバイモードにする。

【0053】待機化処理を行った後に、レベル検出器42が所定のレベル以上の出力を検出すると、DSPの使用開始であると判断して、復帰処理を行う。復帰処理は、スタンバイ信号を解除して、DRAMをノーマルモードにする。その後、乗算器44の係数を制御してDSPの出力をフェードインする。そして、乗算器43の係

数を制御してDSPの入力をフェードインする。

【0054】なお、レベル検出器42により信号処理ブロック41の出力レベルを検出する代わりに、レベル検出器42'により、信号処理ブロック41の入力レベルを検出し、その後の処理を行うようにしてもよい。

【0055】以上の処理をフローチャートを用いて順に説明する。図9は、レベル検出により、図3のステップSA5のスキャン処理を行うフローチャートである。

【0056】ステップSF1では、DSPの出力レベルまたは入力レベルの絶対値が所定値以下であるか否かを調べる。出力レベルは、正值とは限らないので、絶対値を比較する必要がある。

【0057】出力（入力）レベルの絶対値が所定値以下でなければ、現在DSPが使用されていることを示すので、ステップSF5へ進み、カウンタCNTを0にリセットする。カウンタCNTは、DSPの出力（入力）の絶対値が所定値以下になってからの時間をカウントするためのカウンタである。

【0058】ステップSF6では、待機中か否かを調べる。既に待機化処理が行われ、待機中であればDSPを使用可能にするため、ステップSF7へ進み、復帰処理を行う。復帰処理は、DRAMをノーマルモードにすると共に、乗算器の係数を制御することにより、DSPの入力と出力をフェードインする。その後、処理は終了する。

【0059】待機中でなければ、DRAMは既にノーマルモードであるので、復帰処理を行わずに処理は終了する。ステップSF1において出力（入力）レベルの絶対値が所定値以下であれば、DSPが使用されていないと考えられるので、ステップSF2へ進み、カウンタCNTをインクリメントする。出力レベルの絶対値が所定値以下である状態が続けば、カウンタCNTは増加し続ける。

【0060】ステップSF3では、カウンタCNTが所定時間Tに達したか否かを調べる。所定時間Tに達していれば、DSPの出力レベルの絶対値が所定値以下である状態が所定時間T続いたことを示すので、DSPは使用されないと判断してステップSF4へ進む。ステップSF4では、待機化処理によりDSPの出力と入力を絞り、DRAMをスタンバイモードにする。その後、処理は終了する。

【0061】ステップSF3においてカウンタCNTが所定時間Tに達していなければ、DSPが使用されてから間もないので、待機化処理を行わずに、処理を終了する。次は、以上説明した待機化処理と復帰処理の説明を行う。

【0062】図10は、待機化処理の詳細を示すフローチャートである。ステップSG1では、乗算器の係数を制御することにより、DSPの出力をフェードアウトする。ステップSG2では、乗算器の係数を制御して、D

SPの入力を0にする。ステップSG3では、スタンバイ信号を供給することにより、DRAMに供給されるCASとRASを“H”に固定し、スタンバイモードにする。その後、処理は終了する。

【0063】図11は、復帰処理の詳細を示すフローチャートである。ステップSH1では、スタンバイ信号を解除することにより、DRAMに供給されるCASとRASの“H”状態を解除する。ステップSH2では、クリア信号をDSPに供給することにより、DRAMの使用領域を全て0にクリアする。ステップSH3では、乗算器を制御することにより、DSPの出力をフェードインする。ステップSH4では、乗算器を制御して、DSPの入力をフェードインする。その後、処理は終了する。

【0064】復帰処理は、DRAMのクリアとDSPの入出力をフェードインすること等の処理によりある程度時間がかかる。この時間はDRAMのクリアすべきメモリサイズやクロスフェードのエンベロップによって左右されるが、例えば25msecの時間が必要だったとしても、シーケンサのプレイモードにより演奏データを再生する際には、その程度の時間の遅れは問題にならない。例えば、シーケンサのスタートコード（FAh）やGMModeOnコード等は、その後、発音指示を示すキーオンが供給される可能性が高いので、復帰処理をさせるトリガとすることができる。しかも、そのすぐ後にキーオンが供給される訳ではないので、復帰するには十分の時間がある。ここで、GMModeOnとは、GMスタンダードの規格に対応するモードを示すコードである。

【0065】以上は、DRAMを省電力化する方法を述べた。DRAMを省電力化するには、DSPが使用されないことを前提としている。また、発音処理等も行われないので、音源も使用されない。次は、DRAMの他にDSPと音源について省電力化を行う方法を示す。

【0066】図12は、音源とDSPを省電力化するための回路構成を示すブロック図である。音源1は、音源1内のセクタ52を介して供給されるクロック信号に同期して、CPU7から供給される楽音パラメータ等に対して各種処理を行う。DSP2は、DSP2内のセクタ53を介して供給されるクロック信号に同期して、音源1から供給される楽音信号等に対して各種処理を行う。クロック信号は、タイマ51からCPUバス11を介して供給される。

【0067】CPU7は、CPUバス11を介して、スタンバイ信号を供給することにより、音源1とDSP2を省電力化することができる。音源1にスタンバイ信号が供給されると、音源1内のセクタ52は、“H”を選択供給して、クロック信号を無効にする。クロック信号を無効にすると、内部の演算部またはシフトレジスタの動作を止めることができ、省電力化することができ

る。同様に、DSP 2にスタンバイ信号が供給されると、DSP 2内のセクタ53は、“H”を選択供給して、クロック信号を無効にする。したがって、クロック信号に従って動作するDSP 2は、省電力化される。

【0068】DRAM 3は、前述の通り、スタンバイ信号が供給されるとDSP 2から供給されるRASとCASを“H”にすることにより、スタンバイモードになる。なお、音源1とDSP 2にも、DRAM 3と同様なスタンバイモード機能を備えている場合には、前述のようなスタンバイモード機能を用いた省電力化を行えばよい。

【0069】以上のように、音源やDSPのように常に動作していることを必要としない回路を有する信号処理装置においては、動作を必要とするか否かを判断し、必要としない期間については省電力化することにより、低消費電力化または発熱抑制を行うことができる。

【0070】以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

【0071】

【発明の効果】以上説明したように、本発明によれば、モード指示手段の指示に応じて信号処理手段を通常消費電力の状態と低消費電力の状態のいずれかに切り換えることができるので、信号処理手段の省電力化および発熱抑制を行うことができる。

【図面の簡単な説明】

【図1】 本発明の実施例によるDSPとDRAMの詳細な構成を示すブロック図である。

【図2】 本実施例による電子楽器全体の構成を示すブロック図である。

【図3】 CPUが行うメインルーチンの処理を示すフローチャートである。

【図4】 図3のステップSA2に示すパネル処理の詳細を示すフローチャートである。

【図5】 シーケンサプログラムモードスイッチとプレイモードスイッチについてのパネル処理の詳細を示すフローチャートである。

【図6】 図3のステップSA3に示すイベント検出処理の詳細を示すフローチャートである。

【図7】 タイマ割り込み処理を示すフローチャートである。

【図8】 DSPの出力または入力のレベル検出を行う回路構成を示すブロック図である。

【図9】 図3のステップSA5のスキャン処理を行うフローチャートである。

【図10】 待機化処理の詳細を示すフローチャートである。

【図11】 復帰処理の詳細を示すフローチャートである。


【図12】 音源とDSPを省電力化するための回路構成を示すブロック図である。

【符号の説明】

1 音源、 2 DSP、 3 DRAM、 4 サウンドシステム、 5 鍵盤、 6 パネル、 7 CPU、 8 RAM、 9 ROM、 10 MIDIインターフェース、 11 CPUバス、 15電源部、 21 マイクロプログラムレジスタ、 22 データレジスタ、 23 係数レジスタ、 24 演算部、 25 バス、 26 セクタ、 27 アドレスレジスタ、 28 アドレス発生部、 29 DRAMインターフェース、 41 信号処理ブロック、 42、42' レベル検出器、 43、44 乗算器、 51 タイマ、 52、53セクタ


【図2】

全体構成




【図7】

タイマ割込処理




【図10】


待機化処理




【図 1】



【図 3】




【図 4】




【図 11】

復帰処理




【図 5】

パネル処理 (2)




【図 6】

イベント検出処理




【図 8】

出力 (入力) レベル検出




【図 12】

他の実施例



【図 9】

スキャン処理



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ **BLACK BORDERS**
- ☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- ☐ **FADED TEXT OR DRAWING**
- ☒ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- ☐ **SKEWED/SLANTED IMAGES**
- ☐ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- ☐ **GRAY SCALE DOCUMENTS**
- ☐ **LINES OR MARKS ON ORIGINAL DOCUMENT**
- ☐ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- ☐ **OTHER: _____**

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.